の日本国特許庁(JP)

愈特許出额公開

@公開特許公報(A)

昭62-259140

Mint Cl.4

紐別記号

庁内整理番号

母公開 昭和62年(1987)11月11日

G 06 F

320

7361-5B 6711-5B

審査請求 未請求 発明の数 1 (全4頁)

アドレス生成回路 の発明の名称

> 创特 顧 昭61-101910

昭61(1986)5月6日 23出

の発 明 飯 母発 明 者 寮

雄 利 夫 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

砂発 明 者

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

明 者· 母発

村

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

の出 頣

沖電気工業株式会社

升理士 山本 恵一 20代 理

1. 発明の名称

アドレス生成四路

2. 特許額求の範囲

1 チップ信号処理プロセッサにおいて、

インデックス機作命令で指定される修飾設定で ドレスを一時記憶するインデックスレジスタと、

はインデックスレジスタ からの出力と 读算命令 で指定されるオフセットアドレスとを加算する加 算器と、

鉄加算器に入力される前記オフセットアドレス の符号拡張を行なうか否か制御する制御回路とを 具備することを特徴とするアドレス生成回路。

3. 発明の詳細な説明:

(選案上の利用分野)

本規明はアドレス生成国路に関し、更に詳細に は1チップ信号処理プロセッサのメモリ・アドレ スの生成包装におけるインデックス修飾を用いて アドレスを生成する方式に関する。

(従来の技術)

従来、インデックス修飾を用いたアドレス生成 方式は情報処理学会編「新版 情報処理ハンドブッ ク」、第17届3章(3)、昭和57年7月20日発行 オ ーム社 P.793~794に関示されている。以下。従 来の方式を図面に基づいて説明する。

第5回は、従来のアドレス生成国路を示す四路 図である。両図において、10は命令で指定される オフセット・アドレス(A)を入力する入力編子. 11は命令で指定される修飾収定アドレス(i)を入 カする入力処子、12は生成されたアドレス・デー タが出力される出力菓子、13はインデックス・レ ジスタ(以下、IXと略す)、l4は2入力の加算器 (以下、ADDと略す)である。

次に、第5番を用いて従来例の動作を説明する。 先ず、インデックス操作命令により修飾設定ア ドレス(i)を入力増子11を介してIX13に設定し ておく。次に、例えば彼圷命令によりオフセット・ アドレス(A)を入力粒子10を介して推定すると。 アドレス生成目路はADD14においてIR13のデ - タ(i)を加拝して、その結果のアドレス・デー

オフセルないしか単語に でる無数の2種類とり

に非に胜能

くら トライン・ル のりきとうごうう

タ(A+i)を出力為子12に出力する。そして、このアドレス・データ出力 A+i=Xの値で図示していないメモリのアドレスを指定する。

特に、信号処理プロセッサでは、通常、データ 形式として2速数で2の補数表現を採用しており IX13のデータ(i)と命令指定のオフセット・ア ドレス(A)との加算を符号付数で行っていた。これは、メモリのアドレス指定が修飾設定アドレス (i)に対して、プラス方向へ歩速するiーなとが 2の補数演算の特徴により、向じ命令額長のアド レス・データで同一の加算処理となるためであっ

(発明が解決しようとする問題点)

しかしながら、上記従来の回路構成では、限られた命令都長の中で、オフセット・アドレス・データまたはインデックス修飾データとに割当てられた語及に対して、符号ピットが1ピット分必変となる。このため、一回の命令操作で生成できるアドレス値の絶対値の範囲が狭くなり、アドレス生

データ値を加算して1チップ信号処理プロセッサのメモリ・アドレスを生成する。ここで、制御回路により加算器に入力されるオフセットアドレスの符号拡張を行なう符号拡張モードに加算器が設定され、またはオフセットアドレスの符号拡張を禁止する禁止モードに加算器が設定されることにより、2種類の生成アドレス値の範囲を選択的に使用できる。

したがって、本発明は前記問題点を解決でき、 アドレス生成に伴なう命令ステップ数を征域でき るアドレス生成四路を提供できる。

(实览例)

以下、本発明の一実施例を図面に基づいて説明する。

第1回は、本発明の一実施例を示す回数図である。同個において、20は命令で指定されるオフセット・アドレス(A)を入力する入力粒子、21は命令で指定される修飾収定アドレス(i)を入力する入力雄子、22は生成されたアドレス・データが出力される出力媒子、23はm=8ピットの2入力の

「蚊の命令ステップが増え、プログラム県優が大きくなると共に、処理時間が増えるという問題点があった。

本党明はこれらの問題点を解決するためのもので、命令部長の中のアドレス生成用ビット幅を及 大阪に利用できるインデックス修飾のアドレス生 成回路を提供することを目的とする。

(同題点を解決するための手段)。

本提明は前記問題点を解決するために、1チャプは号処理プロセッサにおいて、インデックスは作命介で指定される修飾設定アドレスを一時記憶するインデックスレジスタと、このインデックスレジスタからの出力と演算命令で指定されるオフセットアドレスとを加算する加算器と、この加算器に入力されるオフセットアドレスの符号拡張を行なうか否か制御する制御回路とを具備している。(作 用)

以上のような構成を有する本発明によれば、イ

ンデックスレジスタの出力に対して、加算器にお いて演算命令で指定されるオフセットアドレスの

ADD、24はIX、25,26は2入力1出力のセレクタ(以下、SELと略す)、27はオフセット・アドレス(A)の符号ピット拡張禁止ゲート、28は行号ピット拡張禁止ゲート、27の動作設定端子である。

また、第2図は1チップ信号処理プロセッサのマイクロ命令の内部構成を示す図である。 周図において、TYP1,TYP2はタイプ・フィールド、IXはインデックス・レジスタの選択フィールド、iはアドレスの修飾設定データ(mピット)、IDXはインデックス操作フィールド、Aはオフセット・アドレスのフィールド(nピット)、AD。はAの内部構成のデータピット、ASは1ピットの符号ピット、AD。はn-1ピットのデータピットである。なお、m>nの大小関係にある。

次に、本実施例の動作を説明する。

先ず、第2回(a)のインデックス操作命令を用いて、第1回のIX24にアドレス修飾データ」を設定し、次に、第2回(b)の演算命令を用いて、オフセット・アドレスAを入力組子21を介してADD23に入力して、アドレス生成演算を行ない、

出力編子22に生成データを出力する外型を行なう。 この時の、ADD23の波算指定やSEL25.26 の動作指定について、第3回を用いて説明する。 第3回は、本実統例における2ピットのIDXと 生成アドレス内容の関係を示す図であり、ほイン デックス操作フィールドIDXの指定により選択 できる4種の状態を示す。

IDX=00の時では、インデックス操作命令で設定したアドレス修飾データiは、第1図のIX24にそのまま保持されて、生成アドレス内容には、オフセット・アドレスAをそのまま出力するように、第1図のSEL26が切替わる。この結果、出力嫡子22には、Aを符号無数とみなしたアドレス値AD』が出力される。

IDX=01の場合は、インデックス操作命令で設定したアドレス修飾データiは第1図のIX 24に保持され、演算命令でオフセット・アドレス Aを第1図の入力嫡子20に入力すると、ADD23 は符号拡張禁止ゲート27が禁止モードに設定されて、Aを符号無数AD。とみなして、i+AD。の

n=6ピットの協合であり、インデックス操作命 令で指定できる修飾設定アドレス(i)の範囲は10 進数表示で0≤i≤255となり、オフセット・アド レスAの範囲は符号無数として O ≤ A ≤63, 符号 付致として-32≤A≤31となる。このだめ、これ らのアドレス・データ値を用いて、アクセスでき るメモリアドレスの範囲を考えると、im63に対 しては、本実施例における加算器モードの状態を 示す第4回(a)(b)のようになる。従って、第4回 (b)の符号付加算では修飾設定アドレス(i)を基 増として前後にŠ4Vの範囲でアドレッシングを行 なう場合に有利であり、第4回(a)の符号無加算 では修飾数定アドレス(i)を結婚として、アドレ スの増加方向に647の範囲でアドレッシングを行 なう場合に有利となる。これは、いずれも、一回 のメモリ・アクセスに対して、インデックス操作 命令と演算命令の2ステップまたはインデックス・ レジスタ設定後では演算命令の1ステップでアド レス生成が行なえる。

尚、上記実施例では、符号拡張の禁止時のピッ

加其処理を行なう、この加其結果が、SEL26を 介して出力等子22に出力される。

IDX=10の場合には、インデックス設作命介で設定したアドレス修飾データiは第1回のIX
21に保持されて、波算命介でオフセット・アドレスAが第1回の入力帽子20に入力すると、ADD23は、符分拡張鉄止ゲート27が符号拡張モードに設定されてAを符号付数とみなして、iと等しくなるピット及mまで符号拡張を行なって、i+A=i+AS・AD。(ただし、AS・AD。はAの符号付数表示である)の加算を行なう。この加算結果が、SEL26を介して出力帽子22に出力される。

I D X = 11の場合には、I D X = 10と同様の加 其処理を行なった後、さらに、A D D 23の出力が S E L 26を介して出力菓子22へ出力すると同時に、 S E L 25を介して再び I X 24に設定してインデッ クス更新を行なう。

次に、上記の符号無加算と符号付加算の相違に ついて設明すると、本実施例ではm=8ビット。

トを"O"に固定したが、"1"に固定すれば、インデックス修飾アドレスに対して、減算優のみのアドレックング・モードとすることも可能である。

(発明の効果)

以上説明したように、本兄明によれば、演算命令で指定する。オフセット・アドレスのデータの複を加算する処理を符号付加算モードと符号無加算モードとの2種類により施し、生成アドレス値の範囲を2種通択できることにより、アドレス生成に伴う命令ステップ数を任誠できるアドレス生成回路を提供できる。

4. 図面の簡単な説明

第1回は本元明の一実施例を示す四路回、第2回は1チップ信号処理プロセッサのマイクロ命令の内部構成を示す回、第3回は本実施例におけるIDXと生成アドレス内容の関係を示す回、第4回は本実施例における加算原モードの状態を示す回、第5回は従来のアドレス生成四路を示す四路回である。

20,21…入力等子。

22…出力当于。

23…加算器.

24…インデックス・レジスタ、

25,26…セレクタ、

27…符号ピット拡張禁止ゲート。


28…動作設定箱子。

特许出版人

神意気工業株式会社

特許出版代理人

弁理士 山本 凉 -



(b) TYP 2 10 X A A A D A A D A A D A A D A A D A A D A A D A


•

第 2 区

	•		
10X	(1X) = 内亭	生成すどは内容	ADD TVIS
00	i (4:14)	0 0 A D ₂	
0 1	([1\$ 15]	i + ADı	济于地n算
10	([]#14])	¿ + AS · AD	符号村四算
11	DX)+AS-AD1-	i + AS · AD	符号付四年

水果花树水矿石 IDX 建成作以内容的保固


第 3 図



20,21: 人刀騎子 27: 荷子ピー) 正孫宗止ゲート 22: 土力场子 28: 青作親足嫡子


不获明 4 一支税例 1 赤细路图

第 1 図



本文统制《对对与四军器之一》。状处团

第 4 図



12: 出力納子

徒束•丁片以生成同时•同时图

第 5 図

PARTIAL TRANSLATION

JAPANESE PATENT OFFICE

JAPANESE LAID-OPEN PATENT APPLICATION NO. 62-259140

November 11, 1987

ADDRESS GENERATING CIRCUIT

INDUSTRIAL APPLICATION

5

10

15

20

The present invention relates to an address generating circuit, and more particularly, to a method of generating an address using an index qualification in a memory-address generating circuit for a 1-chip signal processor.

PROBLEMS TO BE SOLVED

Although instruction word length is limited, a word allotted to offset address data or index qualified data demands one bit as a sign bit with a conventional circuit. For this reason, the range of an absolute value of an address value generated by one instruction operation is limited, increasing the number of instruction steps. Accordingly, the processing time prolongs in proportional to the size of a program.

Accordingly, the present invention has an object to provide an address generating circuit for index qualification which can fully exploit the width of an address generating bit in an instruction word length.

MEANS TO SOLVE THE PROBLEM

To fulfill the above object, the address generating circuit of the present invention for a 1-chip signal processor comprises:

an index register for temporarily storing a qualification setting address specified by an index operation instruction;

an adder for adding an output from the index register and an offset address specified by an operation instruction; and

a control circuit for determining whether the offset address to be entered in the adder should be sign extended or not.

OPERATION

5

10

15

20

25

According to the above construction, the output of the index register and the data value of the offset address specified by the operation instruction are added at the adder to generate a memory address for the 1-chip signal processor. The control circuit sets the adder either to a sing-extend mode to sign extend the offset address inputted into the adder or an inhibit-mode to inhibit the sign-extension of the offset address. By so doing, a value in the range between two kinds of generated address values can be selectively used.

As a result, the present invention can provide an address generating circuit that solves the aforementioned

problem, and reduces the number of the instruction steps.